29 _REG_(SIO_CPUID_OFFSET)
34 _REG_(SIO_GPIO_IN_OFFSET)
39 _REG_(SIO_GPIO_HI_IN_OFFSET)
46 _REG_(SIO_GPIO_OUT_OFFSET)
51 _REG_(SIO_GPIO_OUT_SET_OFFSET)
56 _REG_(SIO_GPIO_OUT_CLR_OFFSET)
61 _REG_(SIO_GPIO_OUT_XOR_OFFSET)
66 _REG_(SIO_GPIO_OE_OFFSET)
71 _REG_(SIO_GPIO_OE_SET_OFFSET)
76 _REG_(SIO_GPIO_OE_CLR_OFFSET)
81 _REG_(SIO_GPIO_OE_XOR_OFFSET)
84 io_wo_32 gpio_oe_togl;
86 _REG_(SIO_GPIO_HI_OUT_OFFSET)
91 _REG_(SIO_GPIO_HI_OUT_SET_OFFSET)
96 _REG_(SIO_GPIO_HI_OUT_CLR_OFFSET)
101 _REG_(SIO_GPIO_HI_OUT_XOR_OFFSET)
104 io_wo_32 gpio_hi_togl;
106 _REG_(SIO_GPIO_HI_OE_OFFSET)
111 _REG_(SIO_GPIO_HI_OE_SET_OFFSET)
114 io_wo_32 gpio_hi_oe_set;
116 _REG_(SIO_GPIO_HI_OE_CLR_OFFSET)
119 io_wo_32 gpio_hi_oe_clr;
121 _REG_(SIO_GPIO_HI_OE_XOR_OFFSET)
124 io_wo_32 gpio_hi_oe_togl;
126 _REG_(SIO_FIFO_ST_OFFSET)
134 _REG_(SIO_FIFO_WR_OFFSET)
139 _REG_(SIO_FIFO_RD_OFFSET)
144 _REG_(SIO_SPINLOCK_ST_OFFSET)
147 io_ro_32 spinlock_st;
149 _REG_(SIO_DIV_UDIVIDEND_OFFSET)
152 io_rw_32 div_udividend;
154 _REG_(SIO_DIV_UDIVISOR_OFFSET)
157 io_rw_32 div_udivisor;
159 _REG_(SIO_DIV_SDIVIDEND_OFFSET)
162 io_rw_32 div_sdividend;
164 _REG_(SIO_DIV_SDIVISOR_OFFSET)
167 io_rw_32 div_sdivisor;
169 _REG_(SIO_DIV_QUOTIENT_OFFSET)
172 io_rw_32 div_quotient;
174 _REG_(SIO_DIV_REMAINDER_OFFSET)
177 io_rw_32 div_remainder;
179 _REG_(SIO_DIV_CSR_OFFSET)
190 _REG_(SIO_SPINLOCK0_OFFSET)
193 io_rw_32 spinlock[32];